# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

5/5/1 (Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv. 011352678 \*\*Image available\*\* WPI Acc No: 1997-330584/199730 XRAM Acc No: C97-106150 XRPX Acc No: N97-274353 Semiconductor device with monolithically integrated high speed logic LSI and non volatile semiconductor memory e.g. EEPROM - in which thickness of tunnel oxide film of EEPROM is greater than or equal to thickness of gate oxide film of MOS transistor Patent Assignee: TOSHIBA KK (TOKE ) Number of Countries: 001 Number of Patents: 001 Patent Family: Patent No Kind Date Applicat No Kind Date Week JP 95289572 JP 9135008 19970520 Α Α 19951108 199730 Priority Applications (No Type Date): JP 95289572 A 19951108 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes JP 9135008 Α 8 H01L-027/115 Abstract (Basic): JP 9135008 A The device includes an EEPROM and a MOS transistor which are consolidated on the inside of a semiconductor substrate. Thickness (a) of the tunnel oxide film (106) of EEPROM is greater than or equal to a thickness (b) of the gate oxide film (110) of the MOS transistor. ADVANTAGE - Realizes high densification of LSI. Maintains reliability and improves operation speed. Dwg.1/9 Title Terms: SEMICONDUCTOR; DEVICE; MONOLITHIC; INTEGRATE; HIGH; SPEED; LOGIC; LSI; NON; VOLATILE; SEMICONDUCTOR; MEMORY; EEPROM; THICK; TUNNEL; OXIDE; FILM; EEPROM; GREATER; EQUAL; THICK; GATE; OXIDE; FILM; MOS; TRANSISTOR Derwent Class: L03; U11; U12; U13; U14 International Patent Class (Main): H01L-027/115 International Patent Class (Additional): H01L-021/8247; H01L-029/788; H01L-029/792 File Segment: CPI; EPI 5/5/2 (Item 1 from file: 347) DIALOG(R) File 347: JAPIO (c) 2001 JPO & JAPIO. All rts. reserv. 05520208 \*\*Image available\*\* SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF PUB. NO.: 09-135008 JP 9135008 May 20, 1997 (19970520) TAKEBUCHI MASATAKA INVENTOR(s): (Japan) 07-289572 [JP 95289572] November 08, 1995 (19951108)

PUBLISHED:

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

APPL. NO.: FILED:

[6] H01L-027/115; H01L-021/8247; H01L-029/788; H01L-029/792 INTL CLASS:

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R129 (ELECTRONIC MATERIALS -- Super High Density

Integrated Circuits, LSI & GS

#### ABSTRACT

PROBLEM TO BE SOLVED: To realize the speedup of the high-speed logical LSI part of a memory cell and an increase in the density of the high-speed logical LSI part while the reliability of the memory cell is maintained by

a method wherein the film thickness of a second insulating film within the region, where the LSI part is formed, of the memory cell is formed thicker than that of a first insulating film within the region, where an EEPROM is formed, of the memory cell or is formed equal with that of the first insulating film.

SOLUTION: An EEPROM region and a high-speed logical LSI (CMOS) region is formed on a P-type semiconductor substrate 101. The film thickness (a) of a tunnel oxide film 106 within the EEPROM region and the film thickness (b) of a CMOS gate oxide film 110 of a high-speed logical LSI (CMOS) part, which is formed within the high-speed logical LSI (CMOS) region, are formed on a condition of a<=b. In such a way, as the film thicknesses of the films 106 and 110 are designed so that the highest performance of a transistor of each of the films 106 and 110 is brought out, the operating speed of the LSI part of a memory cell is increased and moreover, the integration degree of the LSI part can be also increased while the reliability of the memory cell is maintained.

### (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

## 特開平9-135008

(43)公開日 平成9年(1997)5月20日

(51) Int.Cl. <sup>6</sup> H 0 1 L		識別記号	庁内整理番号	FI H01L	27/10 29/78	434 371	技術表示箇序	
	· W   Fal			審査請	求 未請求	請求項の数3	OL	(全 8 頁)

(21)出願番号

特願平7-289572

(22)出顧日

平成7年(1995)11月8日

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 竹渕 政孝

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内

(74)代理人 弁理士 外川 英明


#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57)【要約】

【課題】 EEPROMと高速論理LSIを1チップに 混載した半導体装置において、信頼性を維持しつつ、高 速動作、微細化を実現する。

【解決手段】 メモリセルのトンネル酸化膜の膜厚 a 、 高速論理CMOSのゲート酸化膜の膜厚bの関係が、

となることを特徴とする半導体装置の構造を用いる。



#### 【特許請求の範囲】

【請求項1】 半導体基板中上にEEPROMとMOSトランジスタを混載した半導体装置であって、

前記EEPROMのトンネル酸化膜の膜厚 a と、前記M OSトランジスタのゲート酸化膜の膜厚 b とが a ≥ b

となることを特徴とした半導体装置。

【請求項2】 半導体基板中にEEPROMとMOSトランジスタを混載した半導体装置の製造方法であって、前記EEPROMのトンネル酸化膜の膜厚 a と、前記MOSトランジスタのゲート酸化膜の膜厚 b との関係を a = b

a となるようにして、前記EEPROMのトンネル酸化膜 と前記MOSトランジスタのゲート酸化膜とを同時に形 成する工程を備えたことを特徴とする半導体装置の製造 方法。

【請求項3】 前記EEPROMのトンネル酸化膜と前記MOSトランジスタのゲート酸化膜とを只1度の工程で形成することを特徴とした請求項2記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】高速論理LSIとトンネル現象を利用する不揮発性半導体記憶装置とを1チップ化した半導体装置に関するものである。

#### [0002]

【従来の技術】電気的に記憶情報の消去、再書込みが可能な不揮発性メモリセルとしてEEPROM(electric ally erasable and programmable ROM)が知られている。EEPROMはメモリに蓄えられた電荷により情報を記憶するが、書込みや消去時の電荷の移動にはトンネル現象が利用され、基板上の薄いトンネル絶縁膜を介したトンネル電流によって、浮遊ゲートと電子のやりとりが行われる。図7は1層Poly構造のEEPROMと高速論理LSIとの1chip上に形成した半導体装置の断面図を示したものである。

【0003】図7に示すように、1層Poly構造のEEPROMはメモリセルとして記憶トランジスタ702と選択トランジスタ703の計2つのトランジスタで構成されている。このうち記憶トランジスタ702は電子を浮遊ゲート706に蓄積/欠乏させることによりトデンジスタの閾値をエンハンスメン(enhancement)とデリーション(depletion)型に変化させる。上記2態の値を読み出すことでメモリセルの情報の有/無を判断することになる。一方、選択トランジスタ703は選択されていないセルとの干渉を断ち切る為に使用されるもので、書き換え及び読み出し時に起こるに使用されるもので、書き換え及び読み出し時に起こるに使用されるもので、書き換え及び読み出し時に起こるに使用されるもので、書き換え及び読み出し時に起こるに使用されるもので、書き換え及び読み出し時に起こるに使用されるもので、書き込みタ703を説明すると、書き込み時(電子の注入)はトンネル領域下拡散層707に0V、

制御ゲート708にVPPを印加することで浮遊ゲート706に電子が注入される。また、消去時(電子の放出)はこれと逆でトンネル領域下拡散層707にVPP、制御ゲート708に0Vを印加することで電子を浮遊ゲートからトンネル領域下拡散層に引き抜く。さらに読み出しは、制御ゲート708に0V、ソースに709に0V、ドレイン700に約1Vを印加し、記憶トランジスタ702のチャネル電流を見て、情報の有/無を判断する。また、高速論理LSIは半導体基板701上のEEPROM領域とそれぞれ分離されて形成されたP-we11711中にNMOS、N-we11712中にPMOSが形成されている。

2

【0004】従来の製造方法を図8(a)乃至(b)を用いて説明する。半導体基板801に素子分離絶縁膜802を形成後、基板を熱酸化して厚い酸化膜803を約30nm形成し高速論理LSI領域を開孔させるフォトレジスト804盛布する。(図8(a))

次に、通常の写真触刻を用いて、高速論理LSI(CM 20 OS)領域を基板801が露出するまでエッチングする。熱酸化によって、CMOSのゲート酸化膜805を約11nm形成する。このとき、酸化膜803の膜厚も厚さを増す(803a)が、半導体基板801から成長させるのではないため、膜厚の増加分は約5nmとなる。続いてトンネル酸化膜領域を開孔させるフォトレジスト806を塗布する。(図8(b))

次に、通常の写真触刻を用いて、トンネル酸化膜領域を基板801が露出するまでエッチングする。熱酸化によって、トンネル酸化膜807を約9nm形成する。このとき酸化膜413aとCMOSゲート酸化膜805の膜厚も厚さを増す(803b、805a)が、膜厚増加分はそれぞれ約3nm、約4nmである。続いてLPCVD法(減圧CVD法)等により、ゲート電極808を形成後、トランジスタ形成用フォトレジスト809を用いてEEPROMとCMOSを形成する。上記の手順により製造された1層Poly構造EEPROMと高速論理LSIが混載した半導体装置において、トンネル酸化膜807、CMOSゲート酸化膜805aの膜厚はそれぞれ9nm、15nmとなる。(図8(c))

40 図9にフラッシュEEPROMと高速論理LSIとの1 chip上に形成した半導体装置の断面図を示す。記憶トランジスタ902は2層ゲート構造となっており、書込み時(電子の注入)はソース領域906に0V、ドレイン領域に8V、制御ゲート907にVPPを印加することで浮遊ゲート908に電子が注入される。また、消去時(電子の放出)はこれと逆でソース領域906にVPP、制御ゲート907に0Vを印加することで電子を浮遊ゲート908からソース領域906に引き抜く。さらに読み出しは、制御ゲート907に5V、ソース領域に50906に0V、ドレイン領域905に約1Vを印加し、

記憶トランジスタ902のチャネル電流を見て、情報の 有/無を判断する。また、高速論理LSIは半導体基板 901上のEEPROM部と素子分離絶縁膜909によ ってEEPEOM領域とそれぞれ分離されて形成された P-well910中にNMOS903、N-well 911中にPMOS904が形成されている。

【0005】トンネル酸化膜714(図9の場合は91 2) の膜厚は厚くなれば、書き換えがしにくくなり、薄 くなれば書き換えは有利になる。しかし、薄くしすぎる とEEPOROMの最も重要な信頼性項目である電荷保 持特性を悪化させることになるので、膜厚の上限、下限 はかなり厳しい制限を受ける。一方、高速論理CMOS のゲート酸化膜713 (図9の場合は913) の膜厚の 下限はゲート酸化膜にかかる電界で決定される。これら CMOSは5V電源にて動作するためゲート酸化膜71 3 (図9の場合は913) の膜厚はトランジスタの信頼 性を考慮し、十分な耐圧が得られるように決められてい た。この結果、EEPROMのトンネル酸化膜の膜厚 a、周辺CMOSのゲート酸化膜の膜厚bとすると、  $a < b \cdot \cdot \cdot (1)$ なるよう形成していた。

$$I_{DS} = \frac{1}{2} \mu C_{OX} \frac{W}{L} (V_{GS} - V_{TH})^{2} \cdots (2)$$

ここで、

[0009] 【数2】

$$C_{ox} = \frac{\epsilon_0 \epsilon_1 S}{d_1}$$

【0010】ただし、μはチャネル内移動度、COXはゲ ート絶縁膜容量、Wはチャネル幅、Lはチャネル長、V GSはゲート・ソース間電圧、VTHは閾値、d1 は絶縁膜 厚、ε0 は真空の誘電体、εI は絶縁膜の比誘電率、S

$$\Delta V_{TH} = \frac{(4 \epsilon_{S} q N_{A} \phi_{B})^{-1/2}}{C_{I}} - \frac{\Delta L}{\text{Leff}} \cdot \cdot \cdot (3)$$

ここで、

[0013]

【数4】

$$C_1 = \frac{E_0 E_1 S}{d_1}$$

[0014]

【数5】

$$\Delta L = [(X_1 + W_1)^2 - W_2^2]^{1+2} - X_1$$

【0015】ただし、ΔVTHは短チャネル効果によるV TH変化分、εS シリコンの比誘電率、qは電荷量、NA はアクセプタ不純物濃度、φB は表面ポテンシャル、C 1 は絶縁膜容量、Leffは実効チャネル長、Xjは接 50 Iとが1チップ上に形成された半導体装置において、信

【0006】低消費電力化にともない、高速論理LSI (CMOS部)の電源電圧は低電圧化の方向にある。例 えば電源電圧が3Vの場合、トランジスタのゲート酸化 膜の膜厚は約6mm程度まで薄くすることが可能であ る。一方、トンネル酸化膜の膜厚に関しては前記理由に より、適切な膜厚(1層Poly構造EEPROMの場 合約8 n m 以上) が必要である。しかしながら、従来の EEPROMと高速論理LSIとが1チップ上に形成さ れた半導体装置の構造では前記(1)式の関係が成立 10 し、高速論理LSI(CMOS)トランジスタのゲート 酸化膜の膜厚は必要以上に厚いものとなっていた。これ については、以下のような問題が生じる。

【0007】第1の問題として、動作速度が遅くなると いう欠点がある。通常、簡単な手段として、単体トラン ジスタの動作速度を見積もるのにドレイン・ソース間電 流IDSを求める。このIDSが大きいと動作速度が大きく なる関係にある。上記IDSは、通常使用されているトラ ンジスタの飽和領域において、次式で表わすことができ

20 [0008]

は電極面積である。

【0011】上記(2)式によれば、絶縁膜厚d1が大 きくなるに伴いIDSが減少する。従ってゲート絶縁膜が 厚くなるほどトランジスタの動作速度が遅くなる。第2 に近年微細化が進む中で、新たな障害となっている頬チ 30 ャネル効果の問題がある。短チャネル効果の近似式は次 式で表わすことができる。

[0012]

【数3】

合深さ、Wj は接合空乏層幅、WC はチャネル空乏層幅 である。

40 【0016】上記(3)式によれば、絶縁膜厚 d1 が大 きくなるに伴い、ΔVTHは大きくなり、短チャネル効果 が寄り一層大きくなり、集積化の妨げになる。また、C MOSゲート酸化膜形成時に、フォトレジストの塗布、 剥離の工程を含むため、酸化膜内部にフォトレジスト残 さが混入されてしまい、酸化膜の信頼性を損ねるといっ た問題が生じる。

[0017]

【発明が解決しようとする課題】本発明は上記の問題点 を鑑みてなされたもので、EEPROMと高速論理LS

5

類性を維持しつつ、高速論理LSI(CMOS)部の高速化及び高密度化の実現を目的とするものである。

#### [0018]

【課題を解決するための手段】本発明の半導体装置は、 半導体基板の第1の領域中に第1の絶縁膜と第1の導電 性電極と、前記半導体基板の第2の領域中に第2の絶縁 膜と第2の導電性膜とを具備し、前記第1の絶縁膜 a と、前記第2の絶縁膜の膜厚bが

#### $a \leq b \cdot \cdot \cdot \cdot (4)$

となることを特徴とした半導体装置であり、第1の領域 にEEPROMが形成され、第2の領域に高速論理LS I(CMOS)部が形成される。

#### [0019]

【発明の実施の形態】以下、図面を参照にして本発明を 実施例により説明する。図1は本発明の第1の実施例に 係る1層Poly構造のEEPROMと高速論理LSI (CMOS)を1チップに混載した半導体装置の断面図 であり、P型半導体基板101上にEEPROM領域と 高速論理LSI(CMOS)領域が形成されている。E EPROM領域内には選択トランジスタ102と記憶ト ランジスタ103が形成されている。 記憶トランジスタ 103の浮遊ゲート105の下にはトンネル酸化膜10 6と高耐圧酸化膜108、浮遊ゲート105-コントロ ールゲート107間酸化膜109とが存在する。高速論 理LSI(CMOS)領域にはゲート酸化膜110を有 するCMOS104が形成されている。図示されていな いが、P型半導体基板101中に形成したN-well 中にPMOSを、また、P-well中にNMOSを形 成してもよい。

【0020】上記酸化膜の膜厚について詳細に説明する。トンネル酸化膜106の膜厚は従来の技術でも述べたとおり、電荷保持特性で決まるので、膜厚の上限、下限はかなり厳しい制約を受ける。このような背景から、本第1の実施例ではトンネル酸化膜106の膜厚は8nm程度でなければならない。高速論理LSI(CMOS)部のCMOSのゲート酸化膜110は従来の技術でも述べたとおり、薄くすることにより高速化、高密度化の効果が期待できるが、下限値はゲート絶縁膜にかかる電界で決定される。本第1の実施例では高速論理LSI(CMOS)部の電源電圧は3Vなので、CMOSのゲート酸化膜は6nm程度まで可能であるが、本実施例では8nmとする。

【0021】以上述べたように、トンネル酸化膜の膜厚a、CMOSのゲート酸化膜の膜厚bの関係は、a=b・・・(5)

となる。

【0022】図2(a)乃至(b)は上記図1における 半導体装置の製造工程を示した断面図である。半導体基 板201に素子分離絶縁膜202を形成後、基板を熟酸 化して厚い酸化膜203を約30nm形成した後、トン ネル酸化膜領域及び高速論理LSI領域を開孔するフォトレジスト204を塗布する。(図2(a))

6

次に、通常の写真触刻を用いて、トンネル酸化膜領域及び高速論理LSI(CMOS)領域を基板201が露出するまでエッチングする。熱酸化によって、薄い酸化膜203の膜厚も若干厚さを増す(203a)。続いて、LPCVD法(減圧CVD法)等によりゲート電極206を形成後、トランジスタ形成用フォトレジスト207を用いてEEPROMとCMOSを形成する。(図2(b))この場合にゲート電極材料は、ポリシリコンをリンを含むガスで熱処理することにより導電型にしているが、W. MoSi2などを一部用いていわゆるポリサイド構造であっても構わない。さらにはチタン等を積層して、サリサイド構造を用いても構わない。

【0023】図3は第1の実施例の半導体装置のトンネル酸化膜の膜厚aとCMOSのゲート酸化膜の膜厚bの 関係が

 $a > b \cdot \cdot \cdot (6)$ 

20 となる半導体装置の断面図であり、P型半導体基板301上にEEPROM領域と高速論理LSI(CMOS)領域が形成されている。EEPROM領域内には選択トランジスタ302と記憶トランジスタ303が形成されている。記憶トランジスタ303の浮遊ゲート305の下にはトンネル酸化膜306と高耐圧酸化膜307浮遊ゲート305ーコントロールゲート309間酸化膜308とが存在する。高速論理LSI(CMOS)領域にはゲート酸化膜310を有すCMOS304が形成されている。図示されていないが、P型半導体基板301中に30形成したNーwell中にPMOSを、また、Pーwell中にNMOSを形成してもよい。

【0024】トンネル酸化膜306の膜厚は第1の実施例同様、8nmとする。高速論理LSI(CMOS)部のCMOSのゲート酸化膜310の膜厚は本実施例では下限値6nmとする。

【0025】図4(a) 乃至(b) は上記図3における 半導体装置の製造工程を示した断面図である。半導体基 板401に素子分離絶縁膜402を形成後、基板を熱酸 化して厚い酸化膜403を約30nm形成した後、トン ネル酸化膜領域、浮遊ゲートーコントロールゲート間酸 化膜領域及び高速論理LSI領域を開孔するフォトレジ スト404を塗布する。(図4(a))

次に、通常の写真触刻を用いて、トンネル酸化膜領域、 浮遊ゲートーコントロールゲート間酸化膜及び高速論理 LSI (CMOS) 領域を基板401が露出するまでエ ッチングする。熱酸化によって、薄い酸化膜405を形 成する。このとき、酸化膜403の膜厚も若干厚さを増 す(403a)。続いて、高速論理LSI形成予定領域 を開校するフォトレジスト406を塗布する。(図4

50 (b))

7

次に、通常の写真触刻を用いて、高速論理LSI(CMOS)領域を基板401が露出するまでエッチングする。熱酸化によって、薄い酸化膜407を形成する。このとき、酸化膜403a、405の膜厚も若干厚さを増す(403b、405a)。LPCVD法(減圧CVD法)等によりゲート電極408を形成後、トランジスタ形成用フォトレジスト409を用いてEEPROMとCMOSを形成する。(図4(c))この場合に第1の実施例同様、ゲート電極材料は、ポリシリコンをリンを含むガスで熱処理することにより導電型にしているが、W.MoSi2などを一部用いていわゆるポリサイド構造であっても構わない。さらにはチタン等を積層して、サリサイド構造を用いても構わない。

【0026】図5は本発明の第3の実施例に係る2層P oly構造のEEPROMと高速論理LSI(CMO S)を1チップに混載した半導体装置の断面図であり、 P型半導体基板501上にEEPROM領域と高速論理 LSI (CMOS) 領域が形成されている。本実施例の EEPROMは制御ゲート502、浮遊ゲート503の 2層ゲート構造を有し、トンネル酸化膜504を介し て、チャネルホットエレクトロン注入法により書込みを 行い、トンネル法により消去を行う、スタック構造のN OR型フラッシュEEPROMである。高速論理LSI は半導体基板501上のEEPROM部と素子分離絶縁 膜505によってEEPROM領域とそれぞれ分離され て形成されたP-well506中にゲート酸化膜51 0を有するNMOS508、N-well507中にゲ ート酸化膜511を有するPMOS509が形成されて いる。

【0027】フラッシュEEPROMは読み出し時に、制御ゲート502にVCC(例えば5V)が印加されるため、トンネル酸化膜504の膜厚は11nmなければならない。本第3の実施例では高速論理LSI(CMOS)部の電源電圧は3Vなので、CMOSのゲート酸化膜は6nm程度まで可能であるが、本実施例では8nmとする。

【0028】6図は上記図5における半導体装置の製造工程を示した断面図である。半導体基板601に素子分離絶縁膜602を形成後、基板を熱酸化して酸化膜603を約11nm形成した後、第1のポリシリコン604を堆積し、リンを含んだガスにて熱処理を行う。浮遊ゲートとなる第1のポリシリコン電極604をビットライン方向にスリット状にエッチングし、酸化膜/窒化膜/酸化膜構造の堆積層605を形成する。続いて、高速論理LSI領域を開孔するフォトレジスト606を塗布する。(図2(a))

次に、通常の写真触刻を用いて、高速論理LSI(CMOS)領域を基板601が露出するまでエッチングする。熱酸化によって、薄い酸化膜607を形成する。前記酸化膜607上にポリシリコン電極608を形成しリ

ンを含んだガスで導電型にする。トランジスタ形成用フォトレジスト609を用いてEEPROMとCMOSを形成する。この場合も、第2の導電膜608にポリサイド、サリサイド構造を用いても構わない。また、トンネル絶縁膜603、CMOSゲート絶縁膜607にオキシナイトライドを用いても構わない。

8

【0029】以上説明したように、トンネル酸化膜、CMOSゲート酸化膜の膜厚は各々のトランジスタについて最高の性能が引き出せる用に設計されているので、メ10 モリセルにおいては信頼性を維持しつつ、高速論理LSI部においては、動作速度を向上させ、しかも、集積度も向上させることができる。

【0030】また第1、第3の実施例によれば、トンネル酸化膜とCMOSゲート酸化膜を同時に形成することができ、前記酸化膜形成時においてフォトレジストの塗布、剥離の工程を含まないので酸化膜の信頼性はいっそう向上する。

【0031】第2の実施例によれば、トンネル酸化膜形成時においてフォトレジストの塗布、剥離の工程を含むが、CMOSゲート酸化膜の膜厚を下限値まで下げることにより、高速動作がいっそう向上する。

[0032]

【図面の簡単な説明】

【発明の効果】本発明をによれば、EEPROMと高速 論理LSIとが1チップ上に形成された半導体装置にお いて、信頼性を維持しつつ、高速論理LSI (CMO S) 部の高速化及び高密度化の実現することができる。

【図1】本発明の第1の実施例に係る半導体装置の断面 図である。

30 【図2】本発明の第1の実施例に係る半導体装置の製造方法を示した断面図である。

【図3】本発明の第2の実施例に係る半導体装置の断面 図である。

【図4】本発明の第2の実施例に係る半導体装置の製造 方法を示した断面図である。

【図5】本発明の第3の実施例に係る半導体装置の断面 図である。

【図6】本発明の第3の実施例に係る半導体装置の製造 方法を示した断面図である。

0 【図7】従来の半導体装置の断面図である。

【図8】従来の半導体装置の製造方法を示した断面図である。

【図9】従来の半導体装置の断面図である。

【符号の説明】

106 トンネル酸化膜

110 СМОSゲート酸化膜

306 トンネル酸化膜


310 CMOSゲート酸化膜

714 トンネル酸化膜


50 713 CMOSゲート酸化膜

9 1 3 CMOSゲート酸化膜


【図1】




【図2】




【図3】



【図4】





【図5】




(c) 409 409 409 409 409 409 408 408 408 408

[図6]








【図7】



【図8】







### 【図9】

